①

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

52-009335

(43)Date of publication of application: 24.01.1977

(51)Int.CI.

G06F 11/08

G06F 13/00

(21)Application number: 50-085436

(71)Applicant:

MITSUBISHI ELECTRIC CORP

(22)Date of filing:

11.07.1975

(72)Inventor:

HAMADA MASARU

(54) PARITY CHECL SYSTEM

(57)Abstract:

PURPOSE: To detect burst errors accurately by utilizing characteristics of the conventional party check systems and by adding gates in a small quantity.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

\$ 2000 PC \$ 2000 PC

願((特許法第38条ただし事)

昭和50年7月11日

特許庁長官殿

バリテイチエツク方式

2.特許請求の範囲に記載された発明の数

3.発 明 者

住 所

建全市上阶层 325 香地

三菱流程株式会社 计探查型作所内

氏 名

4.特許出願人

郵便番号 100

住 所

東京都千代田区丸の内二丁目2號3号

名 称 (601)三菱電機株式会社

5.代 里 人住 所

郵便番号 100 東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内

氏 名(6699) 弁理士

6.添付啓頻の目録

任 出版審查請求會

50 085436

発明の名称

パリティチェック方式

- 2. 特許請求の範囲
 - 奇数奇偶検査方式(ODD-パリティチェ ック)を採る配便装置において、書き込み情 報あるいは銃出し情報がオール "1" のときの み偶数奇数検査方式(EVEN- パリティチ エック)に切り替え、単一ピットエラーおよ ひ、パーストエラーを検出することを特徴と するパリティチェック方式。
- (2) 偶数奇数検査方式(EVEN スパリディチ エック)を採る配憶装盤にかいて、普込み情 報あるいは脱出し情報がオール "0" のときの み奇数奇偶検査方式 (O D D - パリティチェ ック)に切り替え、単一ピットエラーおよび パーストエラーを検出することを特徴とする パリティチェック方式。
- 3. 発明の静細な説明

この発明は記憶装置から情報を説出すに際し

19 日本国特許庁

公開特許公報

①特開昭 52-9335

④公開日 昭52.(1977) 1.24

②特願昭 50-85436

22出願日 昭50 (1.975) クル

審査請求 未請求

(全6) 頁)

庁内整理番号 6676 56

52日本分類 97:11G/1 9 717100.

(51) Int. C12. GOBF 11/08 GOGF 13/00

この銃出される情報の誤りを検出するパリテ ィチェック方式に関する。

情報を記憶装置に書込んで再び説出すとその 間に種々の要因によって似りを生ずることがあ る。この限りを検出するため通常奇偶検査方式 (パリティチェック)が採用される。この方式 は広く公知であり、例えば特公昭44-18847 号公報でも詳しく説明されている。

しかしての方式では上記公報でも触れている ように、パリティヒットも含めた全ヒットのエ ラーは検知されない事があるという欠点があっ た。即ち、通常の情報長である8ビットの場合 今審込み情報を(10110110)とする と、奇数舞数検査方式(ODDパリティ方式) ではチェックピット(パリティピット)は"0" となり、偶数奇偶検査方式(EVENパリティ 方式)ではパリティピットは"1" となる。従っ て記憶委倣へは、前者では(10110110 0)として、後者では(10110110. 1)として書込まれる。前者の場合。 情報の説

み出し時データがオール^{*0*}。即ち(0000 0000、0)とたるパースト故障が起るとB VENグリティになるのでパリティエラーとし て検知される。逆に情報がオール"1"即ち(1 1111111, 1)とたるパースト故障が起 るとODDバリティが成立しているのでバリテ ィエラーとはならずパースト故障は見過される 。一方後者の場合、情報の睨み出し時データが オール "1" になるパーストエラーが起るとOD: Dパリティになるのでパリティエラーとして検 : 出されるが、オール"0"となるパーストエラー ではEVENパリティが成立しているのでパリ ティチェックにかからず、パーストエラーは見 過される。これらの欠点を改良する方法が前配 特公昭44-18847号公報に提案されている。 しかしとの方法によってもパーストエラーが見 過される欠点がある。即ち前配公報の第2頁右 欄第4行目から第84行目の説明文及び前記公 戦の第2図を用い説明を行う。前記公報第2頁 右職第4行目以降の説明によると5番地の情報

(8)

されていす、従って誤って眺み出されたことが 検知されない。即ち、パーストエラーは通常ア ドレスと全く無関係に発生するので、アドレス 信号と対応させても無意味である。

との発明の目的は、従来のバリティチェック の特徴を保存する一方、さらに前記パーストエ ラーの不検出の欠点を簡単な手段を用いること によって解決するバリティチェック方式を提供 することにある。

即ちとの発明はその目的手段として奇数パリティ万太のとき書込み情報がオール "1" のときのみ偶数パリティで書き込み、間様に読み出し情報がオール "1" のときのみ偶数パリティにてチェックし、また偶数パリティ方式のときは音込み情報がオール "0" のときのみ奇数パリティでチェックし、通常のときのみ奇数パリティでチェックし、通常のサービットの読み出してチェックし、通常のサービットの読み出しエラーの検出の他にパーストエラーの検出も行うものである。

以激この発明の実施例を図をもって説明する

(11001)の配み出し命令がありこれが何 - らかの原因で誤って(00000)として読み 出されると偶数パリティ検出回路匈から出力切 が出、この時アンドゲート個はゲートされてい るからエラー信号四が発し、誤って読み出され、 たことがわかるが、もしここで誤って(111 11)として睨み出されると奇数パリティ検出 回路のから出力のが出るがアンドゲート的はア ドレス情報の2°ピットが"1"であるから。ゲー トされておらずエラー佰号四が発生せずパース トエラーが見過される。同様に前配公報第2頁 右欄第18行目以降の例で、先の情報(110 0 1)が偶叙アトレスにあれば、ナドレス 2°ビ ットが "O" であるからアンドゲートWはゲート されアンドゲート四はゲートされて、従って情 報が誤って(11111)と説み出されると確 かにエラー信号四が発生し、誤って読み出した ことを検知するが、もし情報が誤って(000 00)と睨み出されると偶数パリティ検出回路 妇から出力切が出るがアンドゲート妇がゲート

(4

今奇数パリティ指示入力ひiを"1"。 偶数パリティ指示入力とiを"0" にすれば奇数パリティ出力が O D D 端子に偶数パリティ出力が E V E N 端子に現れる。 たとえば入力情報 2°~½で"1"の数が偶数ならは O D D 出力は"1"。 E V E N 出力は"0"。 入力情報 2°~2′で"1"の偏数が奇数をらば O D D 出力は"0"。 E V B N 出力は"1"になる。今奇数パリティ指示入力 O i を"0"。 偶数パリティ指示入力 S i を"1"にする

特明 昭52-9335(3) 器(3)の出力は"0"となり記憶装備(2)に送付され

る。

今入力情報がオール"1"のときアンドゲート (4)がケートされアンドゲート出力(6)が"1"とた りパリティ発生器は関数パリティ発生器に切 替わる。情報の"1"の数は8であり偶数故バリ ティ発生器(3)の出力(8)は"0"になり記憶装置(2) に(111111, 0)として母込まれる。

今入力情報がオール"0"のとき、今までの説 明で察せられるように、パリティ発生は奇数パ リティモード、"1"の数は偶数故バリティ発生 器出力(8)は"1"となり配は装置(2)に(0000 0000、1)として告込まれる。

次に第2図において情報を脱出す場合につい て述べる。第2回は配憶装置(2)からの配み出し 情報の誤りを検出する場合を示すプロック図で 第1図と同一符号は同一部分を示す。(3/はパリ ティチェック回路で架子は第1回のパリティ発 生器(8)と全く門じものである。00, のはブンド ゲートでアンドゲート叫はパリティチェック回

であるためアンドゲート四はゲートされずその 出力は"0"となり、従って結局オアゲート03か らエラー信号四は出たい。.

一方もし何等かの原因で上記憶報がオール。 1"(パリティヒットも含めて)と誤って睨み出 されたとする。このとき,データの"1"の数は 偶数で、パリティビットの出力のは"1"である からパリティチェック回路(81のODD出力(8)な "0"とたる。一方アンドグート(4)の出力はアン ド条でがとれるので"0"となり。従ってアンド ケートのはゲートされ結局オアゲート口からエ ラー信号四が発生し、エラーがあったことが検 知される。

また上記情報が何らかの原因で誤ってオール "0"(パリティビットも含めて)と聞み出された 場合を考えると、情報の"1"の数は偶数、パリ ティビット出力四は"0"故パリティチェック国 路(31のUDD出力(87は"1"となり。一方。アン・ ドゲート(のの出力(のは"0"なので出力(87はアン ドケートロセケートされ結局オアゲート四にエ

とバリティ出力は先の例とちょうど逆になる。 つまり入力情報2~2で"1"の故が偶数をらば ODD出力は"O"。 EVEN出力は"i"。 入力 情報2~2の"1"の数が奇数ならば0DD出力 は"1", EVEN出力は"0" になる。アンドゲ - ト似は入力情報 2°~ 2°がオール "I" のときそ の出力(6)が"1"となり、パリティ発生回路(8)及 びインパータ(5)に送付される。第1図では通常 アンドゲート出力(b)は "O" でパリティ発生(生 成)は、奇数パリティで行われているが、入力 情報2~2がオール"1" になると偶数パリティ に切替えられる。パリティ発生器(a)の出力(8)は チェックピット(パリティピット)として記憶 装値(3)に送付される。

この様な構成において今入力情報として。 例 えば20~2か(10110011)とすると、 僧報はオール "1" てないからアンドゲート(d)は ゲートされずアンドゲート出力(6)は"0"となり 、パリティ発生器は1d奇数パリティとして働く 。データの"1"の数は 5 で奇数故パリティ発生

(7)

路(8)の0000出力(8)をアンドゲート(4)の出力の 否定入力でゲートし、アンドゲート叫はパリテ ィチェック国路(8)のEVEN出力(8)をアンドゲ - ト川の出力のでゲートする。四はオア回路で アンドケートのまたはアンドゲートのの出力の オア出力四を発生する。パリティエラーが発生 するととのオア出力匈が "1" になる。 四はパリ ティピット出力であり。パリティチェック回路 (8)とインバータ(6)に送付される。

この様に構成された銃出し情報検出回路にお いて、今前配した情報(10110011.0)が正しく観出されるとパリティヒット8p出 力如は"0"で、データの"1"の数が奇数故バリ ティチェック回路は00出力は1で0"とたる。デ ータはオール"1"ではないからアンドゲート(4) の出力(6)は"0"でありアンドゲート四はゲート されるが上記UDD出力が"0"のためアンドゲ - トのには出力は現れない。即ち"0"となる。 一方パリティチェック回路(BTのEVEN出力(9)) は"1"であるが、アンドゲート(のの出力が"0"

ラー信号四が発生し、エラーが検知される。

をお書込み情報(11111111 1 0)を 競み出す場合を考えると、これが正しく既み出 されるとバリティビット出力四は"0"であり、 情報の"1"の数が偶数故パリティチェック回路 は100000出力は"1"、EVEN出力(10)は"0"と となる。一方アンドゲート(4)はアンド条がかと れるのでその出力(6)は"1"となり、アンドゲート いはゲートされるが、アンドゲートのはがにした よう一出力は発生しない。当然のことをか出した なオアゲートのの出力のが"1"となりまさして れるとに、オール"1"配出しと なオアゲートのの出力のが"1"となりエラーと なオアゲートのの出力のが"1"となりエラーと

第8図および第4図はこの発明の他の実施例を示するので、偶数パリティ方式の場合を示す。この場合書込み情報がオール"0"のときのみ奇数パリティで書込み、読み出し時、読み出し情報がオール"0"(パリティビットを除く)の

01

のデータ(10110011, 1)が正しく配 み出されるとパリティチェック回路ほの ODD 出力は"1"になるが、アンドゲート似はアン ド条件がとれていないので"0"となり、ゲート ODはゲートされない。一方パリティチェック回 路(i)の EVEN 出力(i)は "0" である。従ってオ アケート33の出力以にはエラー信号は出ない。

もし上記情報が限ってオール *0* (バリティビットも含め)と脱み出されるとパリティチェック回路(SFの O D D 出力は *1* でかつアンドケートのの出力はアンド条件がとれているので *1* となり従ってゲートのはゲートされ、オアケートのの出力のにはエラー信号が発生し、エラーが検知される。

上記情報が誤ってオール "1" (パリティビットも含めて)と既出されると、パリティチェック回路(8Jの O D D 出力(8Jは "0"、 E V E N 出力(9)は "1" になり、アンドゲート94は "0" なのでケートロがゲートされオアゲートロの出力的にはエラー信号が発生し、エラーが検知される。

以下簡単に説明を行う。

第8図においてWは入力情報の否定出力のアンドをとるアンドゲートで他の回路は第1図のものと全く同じであり、優続方法が若干異なるだけである。

先の例と同じ入力情報(10110011)を書込むとき、パリティ発生回路(8)のEVEN出力(9)は"1"になる。従って配債装置(2)には(10110011、1)として審込まれる。また入力情報がオール"0"(0000000)のときはデータの"1"の数が偶数であり、一方アンドケート24の出力24は"1"となるのでパリティ発生回路(8)のEVEN出力(8)は"1"になる。従って配馒装置(2)へは(00000000、1)としてつまり偶数パリティとして書込まれる。

第4図だかいて各架子は第1図から第8図で 便用しているものと同じである。

第4回において読出し動作を考えると、前記

0.2

ここでは説明していないが任意ピットの読出し エラーは当然のことをがらエラー検知される。 以上の様に本発明に依れば、従来のパリティ チェックの特徴を残し、その上に小数のゲート を追加するだけで従来の方式では検出不可能で あったパーストエラー(パリティビットをも含 めた全ピットエラー)を確実に検出することが 出来る。

なお前配の実施例の説明では情報を8ビットとしたが、本発明は8ビットに制限されるものではない。

4. 図面の簡単な説明

第1回及び第2回は本発明の一英施例で失々 奇数パリティ方式にかけるパリティ発生依頼と 読出し機構のブロック図、第8回及び第4回は 本発明の他の実施例で、失々偶数パリティ方式 にかけるパリティ発生機構と読出し機構のブロ ック図である。


たお、図中间一符号は同一あるいは相当部分 を示しており、(1)は入力情報、(2)は配復契値、

特別 昭52-9335(5)

第1日


(3)はパリティ発生回路。(8)はパリティチェック 回路。(4)はアンドゲート。(6)はインパータ。(4) 似はアンドゲート。似はオアゲート。似はアン ドケートである。

代理人 葛野 信 一




Ìß

703 7 207



第 3 图



第 4 図

